Rete logica

Con questi esercizi svolti sulla rete logica apriamo una sezione del blog dedicata alle reti logiche: verranno inseriti tanti esercizi già svolti con domande e risposte sulla rete logica.

Domanda 1: Sia data la funzione logica F(x3,x2,x1,x0) = (1010 1100 1010 0000). Quale delle seguenti è la sua corrispondente sintesi minima PS?
Risp. corretta: F = (x2 + x0') (x2' + x1') (x3' + x2')

Domanda 2: Una funzione logica si dice non completamente specificata se
Risp. corretta: le uscite hanno condizioni di indifferenza.

Domanda 3: Semplificare l'espressione Y = (A B + C)' + (A + B')'
Risp. corretta: A' B + B' C'

Domanda 4: Un implicante è detto essenziale se
Risp. corretta: contiene almeno un mintermine non contenuto in nessun altro implicante.

Domanda 5: Il teorema di identità prevede che
Risp. corretta: X · 1 = X

Domanda 6: La proprietà distributiva prevede che
Risp. corretta: (X + Y) ·(X + Z) = X + Y · Z

Domanda 7: Quale delle seguenti espressioni logiche è equivalente a F = A' B (C' D' + C' D) + A B (C' D' + C' D) + A B' C' D
Risp. corretta: B. F = C' (B + A D)

Domanda 8: In una rete sequenziale
Risp. corretta: ogni segnale di uscita dipende dai valori degli ingressi in quell'istante e dai valori che gli ingressi hanno assunto negli istanti precedenti.

Domanda 9: Un mintermine è
Risp. corretta: il prodotto logico di n letterali ognuno dei quali compare in forma vera o complementata, ma mai in entrambe.

Domanda 10: Un full-adder è
Risp. corretta: una rete logica combinatoria con tre ingressi e due uscite S e R. S è la somma dei tre bit di ingresso, mentre R è il riporto.

Domanda 11: Il bistabile set-reset
Risp. corretta: è una rete logica sequenziale asincrona con due ingressi S e R e due uscite Q e Q# tale che l'uscita Q assume il valore 1 quando SR=10 e il valore 0 quando SR=01 e non cambia allorché SR=00.

Domanda 12: La funzione logica di due variabili EXOR:
Risp. corretta: vale 1 se e solo se gli ingressi sono diversi

Domanda 13: Nelle reti sequenziali asincrone
Risp. corretta: le variazioni delle configurazioni di ingresso modificano lo stato interno e le uscite in qualsiasi momento.

Domanda 14: La proprietà di decomposizione delle reti logiche prevede che:
Risp. corretta: una rete logica complessa possa essere decomposta in reti logiche più semplici (fino all’impiego di soli blocchi o gate elementari).

Domanda 15: Tra i seguenti schemi quale è una sintesi a NAND di un Bistabile Asincrono SR?
Risp. corretta: Schema 3


Domanda 1: Facendo riferimento all'Architettura di esempio, a cicli di clock successivi vengono posti a 1 i seguenti segnali (ad ogni riga corrisponde un ciclo di clock) MDRie, ACCoe MDRbusoe Questi eseguono
Risp. corretta: l'istruzione ST.

Domanda 2: Tra i seguenti schemi quale è una sintesi a NAND di un Bistabile Asincrono SR?
Risp. corretta: Schema 3

Domanda 3: Effettuare la sintesi a Flip-Flop D dell'automa a stati finiti di cui è riportato il diagramma degli stati. Indicare quale tra le soluzioni riportate è quella giusta. Nello schema, come indicato il primo numero sugli archi indica l'ingresso x e il secondo indica il valore dell'uscita O. Assegnazione degli stati: A=00, B=01, C=10, D=11.
Risp. corretta: Y0 = y1' y0' x + y0 x + y1 x Y1 = x y1' + x y0 O = y0' x'

Domanda 4: Nella rappresentazione di FSM, il diagramma degli stati è
Risp. corretta: un grafo con tanti nodi quanti gli stati e tanti archi quante le transizioni da uno stato all'altro dovute a cambiamenti degli ingressi.

Domanda 5: Facendo riferimento all'Architettura di esempio illustrata nel corso di Reti Logiche, il seguente programma in linguaggio macchina viene caricato in memoria all'indirizzo 0. Il PC viene inizializzato a 0. (i valori sono in esadecimale) 00000005 00200006 00100006 00200005 00700004 AFFB13FC BAC23AFB Quando il PC assume il valore 00004h, che cosa troviamo in memoria agli indirizzi 00005h, 00006h?
Risp. corretta: 00005h, 00005h

Domanda 6: Facendo riferimento all'Architettura di esempio, si vuole definire una nuova operazione ISZERO che imposta il flag Z se il dato contenuto in memoria all'indirizzo passato come parametro è nullo. Quale delle seguenti serie di microistruzioni corrisponde alla richiesta?
Risp. corretta: MDR <- M[MAR] ALUOUT <- 0 + MDR

Domanda 7: Facendo riferimento all'Architettura di esempio, le microistruzioni MDR <- M[MAR], ALUA <- ACC ALUOUT <- ALUA + MDR' + 1 ACC <- ALUOUT eseguono
Risp. corretta: l'istruzione SUB

Domanda 8: Facendo riferimento all'Architettura di esempio illustrata nel corso di Reti Logiche, di quanti segnali di controllo è dotato il registro MDR?
Risp. corretta: 4

Domanda 9: Analizzare la rete sequenziale riportata e determinare la funzione combinatoria di stato futuro Y0.
Risp. corretta: Y0 = X y0 + X y1

Domanda 10: Facendo riferimento all'Architettura di esempio, si vuole definire una nuova operazione RESET che azzera lo stato del processore, mettendo l'accumulatore e il program counter a 0. Quale delle seguenti serie di microistruzioni corrisponde alla richiesta?
Risp. corretta: ALUOUTie, MDRoe, (S1,S0,ZA,Cin)=0000 ACCie, PCie, ALUOUToe

Domanda 11: Analizzare la rete sequenziale riportata e determinare la funzione combinatoria di stato futuro per il flip flop 1.
Risp. corretta: Y0 = y1' y0

Per trovare altri appunti, dispense e esercizi sulla rete logica potete visitare la sezione sull'ingegneria cliccando qui.

Ecco che cos'è la rete logica in informatica